SPI(Serial Peripheral Interface - 同步外设接口)总线是一种用于短距离通信（主要是嵌入式系统中）的同步串行通信接口规范，虽然没有正式的国际标准，但这种接口协议由Motorola发明迄今经过很多厂商的支持，已经成了一种事实标准，被大范围的使用在各种MCU处理器中，同传感器，串行ADC、DAC、存储器、SD卡以及LCD等进行数据连接。由于没有统一的国际标准，SPI出现了很多不同的协议选项，例如不同的Word大小；每个设备都有自己的协议定义，包括是否支持命令；有些设备只发送，其它的则只是接收；有的片选是高有效，有的则是低有效；有的协议先发送最低位。

  多个SPI设备能通过全双工的模式同单一的Master以主、从结构进行通信。主、设备发起读、写，多个从设备通过独立的片选信号（SS - Slave Select）被寻址。

  有时SPI也被称为四线串行总线线线串行总线进行区分，虽然SPI可以准确地描述为一个同步串行接口，但它与同步串行接口（SSI）协议还是不同的，SSI同样也是一种4线同步串行通信协议，但SSI采用的是差分信号，且只提供了一个简单的通信信道。

  SPI总线可以工作在一个主设备／一个或多个从设备的模式。 如果只有一个从设备，SS管脚可以直接接地（从设备允许的话），有些从设备需要片选信号的下降沿来启动传输，一个例子就是美信公司的串行ADCMAX1242，通过一个高电平到低电平的转换标记传输的起始。如果有多个从设备，每个从设备需要一个独立的SS信号连接到主设备。

  在标准的SPI配置中，主设备能够最终靠使能相应的从设备，即通过将相应设备的从选择线（SSN或SS）设置为逻辑低电平，通过共享的公共数据线将数据写入各个从设备或由各个从设备中读取数据。 应注意别同时使能多个从设备，因为返回到主设备的数据将在MISO线路之间的驱动器上产生竞争导致没办法进行数据的判读。在某些应用中不需要将数据返回给主设备，在这种情况下，如果主设备想要将相同的数据发送到多个从设备，则可以同时寻址多个从设备。

  ：配置时钟相位使得数据在时钟脉冲的上升沿采样，并在时钟脉冲的下降沿移出。 这对应于上图中的第一个蓝色时钟轨迹。 请注意，数据必须在时钟的第一个上升沿之前可用。

  ：配置时钟相位使得数据在时钟脉冲的下降沿采样，并在时钟脉冲的上升沿移出。 这对应于上图中的第二个蓝色时钟轨迹。

  使用反相时钟极性（即，当从器件选择转换为逻辑低时，时钟处于逻辑高电平）：

  ：配置时钟相位，使得数据在时钟脉冲的下降沿采样，并在时钟脉冲的上升沿移出。 这对应于上图中的第一个橙色时钟轨迹。 请注意，数据必须在时钟的第一个下降沿之前可用。

  ：配置时钟相位，使得数据在时钟脉冲的上升沿采样，并在时钟脉冲的下降沿移出。 这对应于上图中的第二个橙色时钟轨迹。

  由于主设备一般为可以编程各种模式的控制器/处理器或者可以灵活编程的FPGA，因此在使用SPI连接的时候要认真阅读自己选用的从设备的工作模式，以便在时序上满足传输的要求。

  以下是一段主设备工作于CPOL=0、CPHA=0模式时的数据传输的代码，每次传输为8位，此示例采用C语言。由于工作于CPOL=0， 在片选被选中之前要把时钟拉低，片选信号必须使能，也就是说在数据传输之前要将外设的片选信号电平变低，并在传输结束以后不再“使能”。 多数的外设允许或需要在片选信号选中以后进行多次传输，次子程序也许需要被多次调用。

  虽然SPI总线和JTAG（IEEE 1149.1-2013）协议之间有一些相似之处，但它们不可互换。 SPI总线用于器件外设的高速、板载初始化，而JTAG协议旨在通过板外控制器（有着比较低精度的信号延迟和偏斜参数）提供对I/O引脚的可靠测试访问。 JTAG协议不是严格意义上的电平敏感接口，它通过降低时钟速率或改变时钟的占空比来支持JTAG器件在建立和保持违规的情况下能够恢复。 因此，JTAG接口不是用来支持极高的数据速率的。

  SPI, I2C, CAN, Async, Sync, I2S, State, Custom

  每个主要的示波器供应商都为SPI提供了基于示波器的触发和协议解码，大多数支持2线线SPI。 触发和解码功能通常作为可选附件提供。SPI信号可通过模拟示波器通道或数字MSO通道进行访问。